前几天的技能论坛上，全球第一大晶圆代工厂台积电发布了芯片工艺道路nm工艺，用上GAA晶体管技能。依据台积电的说法，比较3nm工艺，在相同功耗下，2nm速度快10~15%；相同速度下，功耗下降25~30%。

  尽管这些目标看着不错，可是2nm工艺的密度提高挤牙膏了，仅提高了10%，远远达不到摩尔定律密度翻倍的要求，比之前台积电新工艺至少70%的密度提高也差远了。

  2nm工艺的难度明显成了一个应战，这让台积电未来的密度提高越来越难，不过对竞争对手来说，台积电这次的挤牙膏让他们窃喜，有了追逐的时机。

  不只Intel的20A/18A工艺会在2024-2025年对台积电2nm带来压力，更大的费事还有三星，三星运用GAA晶体管比台积电还要急进，3nm工艺上就会运用。

  依据三星的方案，3nm GAA工艺估计会在6月份就试验性量产，比较5nm工艺，该工艺的功能提高15%，功耗下降30%，芯片面积削减35%。

  三星也将2nm GAA工艺的量产时刻定在2025年，跟台积电差不多同步，这也是三星近年来初次的新工艺量产上追上台积电，此前都要慢上1-2年，导致缺少竞争力。

  关键字：引证地址：台积电2nm工艺实践体现提高有限 三星2025年赶超时机有望到来

  站点相关：市场动态半导体出产资料技能封装测验工艺设备光伏工业平板显现EDA与IP电子制作视频教程